Lead Technique Vérification FPGA / SoC – SystemVerilog / UVM F/H

Contexte

Dans le cadre de développements de systèmes embarqués critiques pour le spatial, nous renforçons notre pôle Vérification et recherchons un(e) Lead Technique SV/UVM pour prendre la responsabilité technique de la vérification FPGAet accompagner une équipe d'ingénieurs vérification.

Vous évoluerez dans un environnement exigeant (qualité, traçabilité, robustesse) où la vérification est un enjeu central, avec une forte interaction avec les équipes design RTL, architecture et système.

Votre rôle : référent technique & leader d'équipe

Vous avez une double casquette :

Lead / Coordination technique

• Définir, porter et faire vivre la stratégie globale de vérification (IP / subsystem / top-level) en cohérence avec les exigences système.
• Être garant de la qualité des livrables (plans de vérification, environnements, couverture, rapports) et de la cohérence méthodologique SV/UVM.
• Assurer l'interface technique privilégiée avec le client et les parties prenantes (design, système, validation).
• Organiser et animer le fonctionnement de l'équipe : rituels techniques, revues, arbitrages, accompagnement au quotidien.
• Participer à la qualification technique des nouveaux arrivants (entretiens, calibration du niveau) et contribuer à la montée en compétences (mentorat, formation).

Expertise / Contribution technique

• Concevoir et développer des testbenches réutilisables et scalables en SystemVerilog / UVM.
• Structurer l'approche coverage-driven : couverture fonctionnelle & code coverage, critères de complétude, stratégie de régression.
• Définir les plans de vérification, écrire/faire écrire les tests, séquences, scoreboard, checkers et assertions.
• Intégrer et configurer les contributions de l'équipe (VIP, tests, séquences, infra de régression), et aider au debug complexe (root cause).
• Apporter une expertise transverse C et scripting (Python/Bash) pour l'industrialisation des flows, l'automatisation et la fiabilisation des campagnes.

Environnement technique

• Méthodologie : SystemVerilog / UVM (niveau expert)
• Périmètre : vérification IP / subsystems / top-level
• Langages complémentaires : C (tests dirigés / système), scripting (Python/Bash)
• Outils de simulation & régression : environnements industriels (Questa/VCS/Xcelium)

Profil recherché

• Formation ingénieur (Bac+5) en électronique numérique / microélectronique / systèmes embarqués
• Expérience minimum : 10 ans en vérification (FPGA) avec une pratique solide de SV/UVM
• Expérience avérée de pilotage technique : définition de stratégie, arbitrages, revues, mentoring, coordination
• Capacité à travailler dans des environnements critiques / spatiaux (qualité, robustesse, traçabilité)
• Communication technique solide (équipe, clients, international) - anglais professionnel apprécié

Ce que vous trouverez chez nous

• Un rôle de référent : décisions techniques, structuration des méthodes, impact direct sur la qualité produit
• Des projets spatiaux critiques à forte valeur technologique
• Une équipe à faire grandir : accompagnement, transmission, standardisation des bonnes pratiques

ELSYS Design est une société d'ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique ( FPGA , ASIC , SoC ), la carte , le logiciel embarqué et l' ingénierie système .

Chez ELSYS Design, nous sommes tous ingénieurs , votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées .

Vous aimez relever des défis techniques ? Vous avez envie d'évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D'intégrer une structure familiale, présentant les avantages d'un grand groupe ?

Alors, n'hésitez plus : postulez et rencontrons-nous !